澳门新世界棋牌|nw新世界棋牌抢庄牛牛
當前位置:閃電軟件園 > 應用 > 行業軟件 >

電子設計自動化軟件Keysight Advanced Design System(ADS2020)2020.0 破解版

(認準閃電軟件園)
  • 瀏覽(
  • 更新時間:2019-07-30
  • 軟件大小:未知
  • 界面語言:簡體中文
  • 授權方式:共享軟件
  • 運行環境:Win7/win8/win10
  • 官方網站:閃電軟件園

軟件標簽:ADS2020 ADS2020破解版 
Keysight Advanced Design System(ADS2020)2020破解版是功能強大的電子設計自動化軟件,這款完善的高級設計系統使用可幫助用戶使用基本信號完整性(SI)分析技術,如眼圖,S參數,時域反射計(TDR)和單脈沖響應來解決信號完整性問題等,具有快速、精確、簡單易用的全套集成系統、電路和電磁仿真器,這意味著用戶能夠更快速簡單的一次性就完成優化的桌面設計流程,適用于射頻、微波和信號完整性應用。ADS 是獲得商業成功的創新技術(例如 X 參數*和 3D 電磁仿真器)的代表,這些技術已被無線通信與網絡以及航空航天與國防領域中的領先廠商廣泛采用。對于 WiMAX、LTE、多千兆位/秒數據鏈路、雷達和衛星應用,ADS 能夠借助集成平臺中的無線庫以及電路系統和電磁協同仿真功能提供基于標準的全面設計和驗證。本次帶來破解版下載,含破解文件,有需要的朋友不要錯過了!

功能特色

1、創新和行業領先的仿真技術
•線性頻域仿真器
•諧波平衡非線性頻域仿真器
•X參數發生器模擬器
•電路包絡混合時域/頻域非線性
模擬器
•瞬態/卷積時域模擬器
•信號完整性通道模擬器
•Keysight Technologies,Inc。托勒密系統模擬器
•Momentum 3D平面電磁模擬器
•有限元全3D電磁模擬器
2、其他模擬技術
•優化駕駛艙
•RF系統模擬器(預算)
•瞬態輔助諧波平衡
•電路系統協同仿真
•Circuit-EM協同仿真和優化
•統計分析和設計(蒙特卡洛,DFM,產量分析和
優化)
•帶光譜的集成Spectrasys系統模擬器
傳播和根本原因Spectrasys分析
3、其他布局功能
•原理圖/布局設計同步
•電氣規則檢查
•原理圖/布局設計比較
•物理連接檢查器
•包裝配工具
4、數據顯示功能
•64位
•天線圖
•多頁
•數據集
•方程式
•數據顯示儀器FrontPanels
5、設計流程集成
•與Keysight EMPro全3D EM模擬器和3D EM集成
•與Mentor Boardstation的鏈接
•與Mentor Expedition的鏈接
•與Cadence Allegro的鏈接
•與Cadence Virtuoso的鏈接
•與Zuken CR5000的鏈接
•通過業界鏈接到許多其他PCB,SiP和IC EDA工具
•標準Keysight IFF格式
•SPICE模型生成器
•寬帶SPICE模型生成器
•SPICE模型導入
•Verilog-A
•組件庫構建器
6、代工支持
•Global Communication Semiconductors,Inc。
•IBM半導體解決方案
•IHP Microelectronics
•OMMIC
•TowerJazz Semiconductor
•TriQuint半導體
•聯合單片半導體(UMS)
•WIN半導體公司等等......
7、組件庫支持
Murata,GaAs FET模型,Root FET,Curtice,Statz,EEFET3,
EEHEMT,GaAs雙極,Keysight HBT,Silicon BJT型號,
Gummel-Pool BJT,EEBJT2,Phillips MEXTRAM,VBIC,Silicon
MOSFET模型,Root MOS,BSIM 3,BSIM 4,UCB MOS 2.3,
飛利浦MOS模型9
8、緊湊型號
HICUM,PSP,Angelov GaN模型,HiSiM,Root模型
9、儀器集成和連接解決方案
•連接管理器
•矢量信號分析儀(VSA)/冰川集成
•是德科技和其他測試設備制造商
10、以應用為中心的設計指南
•功率放大器設計指南
•Load Pull DesignGuide
•過濾器設計指南
•鎖相環設計指南
•無源電路設計指南
11、無線標準庫
HSPA,3GPP-LTE,WiMedia,固定WiMax,移動WiMax,3GPP
FDD W-CDMA,DTMB / CMMB,CDMA,CDMA-1xEV,CDMA2000,
數字電視(DTV),EDGE,GSM,TD-SCDMA,WLAN
平臺/操作系統支持
Windows XP,Windows Vista和Windows 7 Professional,Sun Solaris,
RedHat,SuSe
12、高性能和分布式/并行仿真
•64位支持(動量,數據顯示/數據集等)
•多線程支持(動量等)
•并聯/分布式(動量,線性,諧波平衡等)
•GPU硬件加速(瞬態卷積模擬器等)
13、平臺定制通過......
應用程序擴展語言(AEL)
設計指南開發人員的工作室
托勒密整合
Matlab,C ++,SystemC
14、其他主要功能
•高級驗證模型(AVM)
•Momentum RF模式,Meshers,Solvers,高級模型
15、作曲家(AMC)
•RF知識產權編碼器
•智能SIM UI
•測試臺
•TestLabs
•調整
•無線驗證

使用說明

1、MMIC設計人員
為了使MMIC設計人員能夠降低成本并快速進入市場,首先,ADS提供業界領先的電路和電磁仿真器以及完整的制造流程。ADS MMIC桌面流程包括布局,代工廠合格且支持增強型PDK,MMIC工具欄包含全套布局編輯命令,ADS桌面DRC,ADS桌面LVS以及對Assura和TriQuint mailDRC以及Mentor Calibre LVS的支持。有關Keysight解決方案的一般信息,請參閱MMIC設計。 ADS中的MMIC設計
2、信號完整性工程師
信號完整性工程師正在克服多千兆位/秒的屏障,尋求ADS以正確處理失真,失配和串擾等高速效應。獨特的是,ADS集成了精確的系統,電路和EM仿真器,因此您不僅可以獲得正確的答案,還可以通過避免在一組點工具之間容易出錯且耗時的數據傳輸來加快速度。立即評估ADS,了解Cisco,NVIDIA和Inphi等公司發現的情況。有關Keysight解決方案的一般信息,請參閱信號完整性分析。 ADS數據顯示中的眼罩
3、RFIC設計人員
如果您的設計基于Cadence設計流程,您可以使用Keysight的GoldenGate RFIC仿真軟件直接從Cadence環境中訪問Keysight強大的頻域仿真技術。來自Cadence環境的電路網表也可以使用動態鏈接進入ADS進行系統級分析。無論哪種方式,您都有能力有效地設計具有高性能和高產量的RFIC,以充分利用市場機會。有關Keysight解決方案的一般信息,請參閱RFIC設計。 RFIC設計
4、射頻和微波電路板設計人員
不斷增加基板層數,更小的外形尺寸,復雜的封裝技術以及更緊密的設計接近度,使RF / MW電路板設計變得更具挑戰性。ADS提供集成的系統,電路和EM仿真器,布局和強大的優化器,有助于提高生產率和效率,在制造之前驗證高產量設計。ADS與Mentor和Cadence等框架集成產品配合使用,以適應您的設計流程。有關Keysight解決方案的一般信息,請參閱RF和微波板設計。 射頻和微波板設計
5、RF系統級封裝和RF模塊設計器
ADS提供集成電路,系統和3D EM仿真器,用于設計和驗證復雜的SiP和SoP設計,如RF前端和功率放大器模塊。ADS有效地解決了低成本封裝中更小外形尺寸和更多功能的趨勢,準確地解釋了RF混合信號,混合技術組件(如MMIC,RFIC,分立元件,天線和帶有嵌入式無源元件的多層封裝)的交互。符合ADS行業標準的無線庫可以根據最新的無線標準驗證設計。有關Keysight解決方案的一般信息,請參閱RF系統級封裝和RF模塊設計。 RF系統級封裝和RF模塊設計
6、電力電子設計師
現代開關器件(如SiC和GaN)的快速邊緣需要對EDA工具進行新的思考。傳統的SPICE不足,因為它僅限于時域和集總元素。ADS(可選配EMPro)提供集總和分布式元件的時域和頻域仿真。頻域由ADS的諧波平衡(HB)模擬器覆蓋。HB迅速產生穩態解。我們的EM場解算器,Momentum,FEM Element和FDTD Element涵蓋了分布式效果。將EM場解算器應用于“虛擬原型”有三個主要原因:
PCB走線和過孔會為電路增加顯著的寄生阻抗
創建基于EM的分布式組件模型,例如帶有集成磁性的PCB走線電感器
在“虛擬腔室”中建模EMI / EMC

ADS2020功能

一、設計與技術管理
1、一般
改進的參考搜索和顯示。 “解釋”參考文獻描述并顯示了參考信息,用于解釋庫和設計中的關系。 請參閱參考和家屬。
改進了庫視圖和復制文件中的數據文件支持。
2、數據顯示
添加了數據顯示表達式管理器,用于編輯,查找和/或替換方程式并導出測量方程式。
在數據顯示中查找方程和跟蹤依賴項。 有關更多信息,請參閱查找從屬方程式。
數據顯示性能改進。
3、數據鏈接(Python接口)
數據鏈接功能可用于測量方程式。 有關更多信息,請參閱在ADS中添加數據鏈路功能。
二、設計編輯
布局約束數據庫是定義布局設計約束的中心位置,例如跡線寬度,通過啟動和停止層以及布線間隙。 布局約束數據庫的初始版本實現了兩種類型的約束:清除約束和Via約束。 有關更多信息,請參閱布局約束數據庫。
使用Padstack模板定義和插入PCB過孔和焊盤。
三、電路仿真
1、一般
基于環路增益的穩定性分析。有關更多信息,請參閱WSProbe(Winslow Stability Probe)。
支持SystemVue 2018 update1.0和最新的5GNR用于調制信號。有關更多信息,請參閱驗證測試臺(VTB)。
沒有數據流模擬器的直接EVM計算。有關更多信息,請參閱EVM計算。
模擬退火優化支持離散變量并且具有改進的性能。有關更多信息,請參閱模擬退火優化程序。
2、電熱
使用具有非同步層次結構的設計。有關更多信息,請參閱使用具有非同步層次結構的設計。
可以使用eth.cfg文件預先配置電熱控制器默認值。有關更多信息,請參閱設置ETH控制器的默認值。
Beta  -  ETH電路包絡模擬允許指定任意同步時間表(即任意時間步長作為時間的函數),與之前的統一或對數進展形成對比。
有關使用任意時間步長的更多詳細信息,請參閱模擬器時間步長部分中的參數。
3、恩智浦SiMKit型號
這些模型已更新為SiMKit Release,現在這些都是默認版本。
有關更多信息,包括支持的設備版本,請參閱設備和型號,NXP SiMKit。
四、HSD設計
1、一般
隊列管理器(QM)管理ADS中的測試平臺/工作臺。 有關更多信息,請參閱隊列管理器。
2、串行解串器
CTLE Visualizer。 有關更多信息,請參閱CTLE均衡參數。
通過為OIF CEI-28G提供的預設,更輕松地進行CTLE設置。 CEI-56G-VSR,IEEE 802.2bs CDAUI8,PCIe和USB Gen3。
顯示頻率響應,幅度和相位。
支持用戶提供的預設。
使用CTLE增強MIPI C-PHY接收器。 有關更多信息,請參閱Rx_Cphy(MIPI C-PHY接收器)。
FlexDCA_Probe連接增強功能,適用于遠程H / W和遠程PC。 有關更多信息,請參閱FlexDCA Probe。
COM(渠道營運保證金)。 有關更多信息,請參閱Matlab運行時支持。
Linux Matlab運行時支持。
COM 2.6和Matlab R2018b支持。
智能眼探頭:帶有觸發眼圖的多通道支架。 有關更多信息,請參閱智能眼探針。
3、DDR/內存
內存設計器的DDRSetup
針對DDR設計的設置SIPro仿真的改進
使用流程改進SIPro-> Memory Designer
DDR Package組件,用于指定不屬于IBIS文件的軟件包。 有關更多信息,請參閱DDR包。
4、EM-SI / EM-PI
通過設計師
多饋送過孔
微過孔和交錯過孔
導出到布局
出口到EMPro
通過圖層定制拼接
SIPro的并行仿真工作
局部并行模擬
集群上的并行模擬作業
組件模型制作器
PCB導入生成模型映射文件
模型映射文件為用戶選擇的組件生成原理圖和符號
可以編輯模型映射文件以指向供應商庫和自定義模型
使用Lib Cell和SnP組件進行PIPro DeCap優化
PIPro多引腳從1個接收器拆分到多個接收器引腳對
PIPro多引腳精度改進
等電流和等電壓現在導致較低的阻抗和改善的電流分布。
包裝導入到PIPro的ADFI導出
自定義ADFI設置,用于從Cadence SiP和MCM導出包,用于SIPro / PIPro。
PIPro針對電流模式和電壓模式AC EM模型解決方案改進了多引腳分組和取消分組功能。
在旋轉/平移/縮放期間更快地渲染大型設計。在這些操作期間,渲染減少的幾何細節以保持可接受的幀速率。
五、EM模擬
1、RFPro
用戶定義的EM提取分析允許EM模擬選定網絡和大型設計組件的組合。
與FEM并行模擬頻率(在本地主機上或提交到集群隊列)和Momentum(僅支持提交到集群隊列的作業)。在Analysis→選項→資源選項卡中指定并行作業的數量。
創建新的RFPro視圖時,可以選擇LTD基板文件。
在基材編輯器(.subst或.ltd)中打開RFPro中的布局時,指定要排除或包含的圖層用途。
上下文菜單已添加到引腳,允許在圖層上創建虛擬引腳。
S參數→另存為對話框有一個新標志,用于在將S參數導出到數據集后打開數據顯示窗口。
創建腳本上下文菜單選項已添加到分析中,允許您將分析設置傳輸到另一個視圖。該腳本還可以作為學習如何通過python腳本定義分析的起點。
在旋轉/平移/縮放期間更快地渲染大型設計。在這些操作期間,渲染減少的幾何細節以保持可接受的幀速率。
通過設置環境變量RFPRO_FEM_GENERATION = 2來預覽下一代FEM模擬器。 ADS 2020版本中的“試用”代碼可以更快地預處理(多技術)設計和“網狀域優化”模擬器選項。新流程可用作默認(RFPRO_FEM_GENERATION = 1)FEM模擬器的替代方案。
ADS 2020發布是Python 2.7的最后一個版本,因為Python 2.7正在達到其壽命終結。 ADS 2021版本計劃使用Python 3.7。可以下載Python 3.7的試用版。聯系技術支持以獲得進一步指導
ADS 2020版本是支持32位版Cadence Virtuoso的最后一個版本。 ADS 2021計劃僅支持64位版本的Cadence Virtuoso。
2、EM設置
基于EM Setup的可互操作EM-Cosimulation流程已經解決了一個問題。當布局中存在1x1 OA via數組時,視圖生成失敗。
3、FEM
網格生成性能和穩健性改進。
提高并行頻率掃描的穩健性。
使用“sitecluster”將隊列資源映射綁定到master / mesh / solve階段。
4、動量
ADS 2019中引入的新導體損耗模型的AC行為的細化。當累積邊緣網格和厚金屬時,它可能導致隨著頻率的增加而過高估計電阻。此問題已得到解決。不再推薦設置MOM3D_USE_LOCALTHICKNESS = 0的解決方法。
六、電力電子
電力電子專業人士(PEPro)
用于開關模式電源(SMPS)設計的下一代布局后EM電路協同仿真平臺。
用于SMPS設計的EM和瞬態/卷積模擬控制器的自動優化設置。
用于電壓尖峰和傳導EMI分析的預構建測試平臺。
七、PDK驗證器
過程設計套件(PDK)Validator提供自動化技術,用于提供高質量,完全啟用的ADS PDK。
使用新的ADS版本驗證PDK
啟用功能(DRC,LVS)
八、設計規則檢查(DRC)
1、Assura DRC
規則類別
改進了對帶開關的規則文件的支持。 現在可以自動檢測開關。
2、ADS DRC
容量和性能
改進了對具有許多輸入層的大型規則文件的支持。
提高了dve_quadout()命令的效率
影響規則執行外部間隙規則,然后從選定邊緣提取四邊形。 對于包含圓形末端類型的圓形或跡線的設計,可以顯著提高性能。
DRC文檔
100多個如何編寫規則的例子。
輕松查找信息。 使用“導航”面板瀏覽到規則。
編寫設計規則提供了說明規則類別和流程變體的示例規則文件。
更新規則語法以顯示所有支持的參數。 例如,多邊形選擇規則支持消息參數,該參數提供更簡單的規則語法。
欲獲得更多信息。 請參閱設計規則檢查(DRC)。
九、設計套件
更新了以下的Si-RFIC PDK模型包含實用程序:
“無”方案已添加為默認方案之一。
更新了模型包含組件,您現在可以從組件本身調用設置對話框。
有關更多信息,請參閱Si RFIC PDK模型包含實用程序。
從ADS 2020安裝程序中刪除了以下舊版和舊版ADS演示工具包:
DEMOKIT
DemoKit_V3
SampleKit
eesofDemoKit
您可以從知識中心下載上面列出的設計工具包,僅用于傳統目的。 使用這些舊套件的任何培訓模塊都需要使用最新的ADS非線性演示套件進行更新。
更新了以下ADS非線性演示套件:
所有DSN參考均已從設計工具包中刪除。
新的基板“demo_modified.subst”增加了材料電導率的實用值,以合成更真實的電感器。
添加CNEX組件定義以支持Calibre LVS和Assura LVS。
十、驗證測試臺(VTB)
現在支持單端口VTB(僅源)模擬。現在,您可以在SystemVue中創建復雜的調制源,并與ADS Circuit Envelope一起使用。
從ADS 2017開始,要安裝VTB功能所需的文件,您需要下載單獨的VTB安裝程序(僅適用于Windows)。對于Linux,VTB安裝程序與ADS安裝程序捆綁在一起。
建議將兼容的ADS和VTB安裝程序下載到同一目錄。下載后,運行ADS安裝程序。此過程將自動安裝VTB功能。
如果您已經安裝了ADS并且發現缺少VTB功能,那么您需要下載并安裝VTB。
ADS中升級的SystemVue 2018引擎。
添加了以下新VTB:
5G高級調制解調器工作區
NB IoT工作區
更新了現有VTB的名稱:
WLAN 11ac工作區
ADS 2019僅支持導入使用SystemVue 2018和SystemVue 2018 Update 0.1創建的自定義VTB(SystemVue工作區)。
十一、例子
使用“示例搜索”對話框可以搜索所有新添加的示例。
有關更多信息,請參閱使用示例工作區。
十二、許可
ADS 2020要求:a)EEsof EDA許可軟件的2019.02版本,b)最低代碼字版本2019.02或更高版本,以及c)許可服務器軟件lmgrd和agileesofd,要升級到至少與版本相同的版本EEsof EDA許可軟件2019.02中包含的內容。如果不滿足任何這些要求,則不會啟動ADS All-Versions。請參閱許可證代碼字版本兼容性表。
在EEsof EDA許可證工具版本2019.02中,許可供應商守護程序(agileesofd)與FlexNet FNP 11.13.1.4版本(Windows)和FlexNet FNP 11.13.1.3版本(Linux)的FlexNet許可證管理器守護程序(lmgrd)集成在一起。對于Windows平臺,ADS安裝程序將默認為本地節點鎖定許可證用戶自動設置這兩個新的許可證服務器守護程序;對于Linux平臺,您需要按照Linux Licensing Setup指令完成許可配置過程。有關更多詳細信息,請參閱許可(適用于管理員)。
十三、已知的問題
設計與技術管理
將ADS 2020與pycell studio 2018(PyCell Studio軟件包:版本O-2018.09)一起使用可能會在linux終端上提示OA版本不匹配警告消息。但是,對ADS中的iPDK流沒有影響。
Linux終端消息:
請求的小型API版本'518',OpenAccess build '22 .50.030'支持,比OpenAccess build '22 .50.043'的共享庫的次要API版本'514'更新。
由于OpenAccess版本不匹配,Virtuoso IC版本6.1.8附帶的Express Pcell插件無法與ADS 2020一起使用。
解決方法:運行ADS 2020時,將LD_LIBRARY_PATH環境變量路徑設置為指向IC版本6.1.7中的目錄。
AEL常量受到保護,不應在任何DDS表達式中進行修改。如果發生修改AEL常數的嘗試,將發出AEL錯誤。
Python Datalink
使用連接到Lan Instruments的Connection Expert 2019時,在dl_visa_query()和dl_visa_write()期間可能會出現錯誤消息。
超出需求:請注意,在某些情況下,可能需要配置EoD設置才能正確顯示Spyder。請聯系您的EoD支持代表以獲取更多指導。

安裝破解教程

1、在本站下載并解壓,如圖所示,得到ads_2020_shp_win_x64.exe安裝程序和破解文件夾
2、雙擊ads_2020_shp_win_x64.exe運行,耐心等待一會兒
3、勾選我接受許可證協議條款,點擊next
4、選擇軟件安裝路徑,點擊next
5、軟件安裝時間比較久,如圖所示,安裝完成,退出向導
6、通過右擊桌面計算機圖標>屬性>高級系統設置>環境變量,設置環境變量:
      ADS_LICENSE_FILE=C:\Program Files\Keysight\license.lic(默認路徑)
7、打開破解文件夾,將Keysight 文件夾中的內容復制到軟件安裝目錄中,點擊替換目標中的文件,默認路徑C:\Program Files\Keysight
8、找到破解文件夾中的netapi32.reg ,雙擊導入注冊表項,點擊是-確定,然后重啟計算機即可

使用幫助

一、符號視圖
要創建新符號,請按照以下步驟操作:
啟動ADS并打開現有工作區或創建新工作區。
在主ADS窗口中,使用以下三個選項之一打開“新建符號”對話框:
選擇文件>新建>符號。
單擊工具欄中的“新建符號”按鈕()。
右鍵單擊工作區名稱,然后選擇“新建符號”選項。
從“庫”下拉列表中,選擇將存儲新符號的庫名稱。
輸入新單元名稱或單擊“瀏覽單元”按鈕從所選庫的現有單元格中選擇單元格。
單擊“編輯視圖名稱”以使用默認名稱創建新的符號視圖,即“視圖名稱編輯器”窗口中的“符號”或新視圖名稱。
單擊“確定”以打開創建符號視圖的符號窗口。
下圖顯示了Symbol視圖。

二、
布局視圖
要創建新布局,請按照以下步驟操作:
啟動ADS并打開現有工作區或創建新工作區。
在主ADS窗口中,使用三個選項之一打開“新建布局”對話框:
選擇文件>新建>布局。
單擊工具欄中的“新建布局”按鈕()。
右鍵單擊工作區名稱,然后選擇“新建布局”選項。
從“庫”下拉列表中,選擇將存儲新布局的庫名稱。
輸入單元格名稱或單擊“瀏覽單元”按鈕從所選庫的現有單元格中選擇單元格。
單擊“編輯視圖名稱”以使用默認名稱創建新的布局視圖,即“視圖名稱編輯器”窗口中的“布局”或新視圖名稱。
單擊“確定”,將打開布局窗口,您可以在其中創建布局視圖。
下圖顯示了“布局”視圖。

三、
數據顯示窗口
數據顯示窗口允許您:
查看和分析模擬生成的數據,以及從其他來源(如網絡分析器或CITI文件)導入的數據。
以各種圖表和格式顯示數據。
創建具有兩個以上軸的圖。
向跟蹤添加標記以讀取特定數據點。
編寫數學方程式以對數據執行復雜操作,并顯示結果。
添加文本和繪圖對象以增強文檔。
在列表中編輯繪圖標題和軸標簽,方程式,文本,繪圖對象和列標題。
下圖顯示“數據顯示”窗口。

退出ADS
要從主窗口或任何設計窗口退出ADS程序,請執行以下操作:
從主窗口中選擇文件>退出
或從任何設計窗口(例如符號,原理圖或布局)中選擇文件>退出高級設計系統。
將顯示“保存已修改設計”窗口。
單擊是以保存并退出。


本帖長期更新最新版 請收藏下載!版權聲明:本站提的序列號、注冊碼、注冊機、破解補丁等均來自互聯網,僅供學習交流之用,請在下載后24小時內刪除。

  • 下載地址

捐助vip:捐助獲人工服務,下載本站所有資源

  • 猜你喜歡
  • 用戶評論
澳门新世界棋牌 pc蛋蛋在线下载 加拿大28出号规律 重庆时时真的么 斗牛明牌抢庄最好牌型 2o19香马会开码二肖二码 江西时时组选遗漏数据 时时彩个位计划全天版 秒速时时网站 重庆时时五星基本一走势图 l老时时开奖号码